⑩日本国特許厅(JP)

①特許出限公開

@公開特許公報(A)

昭64-43894

Dint Cl.

性別記号

庁内整理番号

❷公開 昭和64年(1989)2月16日

G 11 C 11/34

362

z-8522-5B

零査請求 未請求 発明の数 1 (全6頁)

半導体メモリ ❷発明の名称

1日62-200200 **到特** 

照 昭62(1987)8月10日 母出

大 野 母発 明 考

世 東京都港区芝5丁目33番1号 日本電気株式会社内 東京都港区芝5丁目33番1号 日本電気株式会社内

母発 明 日本電気株式会社 の出 質 弁理士 内 原

東京都港区芝5丁目33番1号

1. 另明の名称

## 2. 特許請求の司目

半時件メモリ

アドレステコーダ、アドレスドライバ、スタテ 4~タメモリセルアレイ、センスアンプ、答応/ 裏出調製国籍を押つ半端保メせりにかいて、食配 アドレスデコーダの人力収 から前記センスアンプ の出力数に至る時に一致以上のペイプラインラ・ ナを依える事により同時に複数値のメモリアタセ ス長末を処理するととが可能なパイプラインメモ りと、複数器のポートに対応して外番から印加さ れるタニックはラモ人力し、そのタロックの1倍 の陶衣数の明記パイプラインメモリ系動用の内部 ナー・タを発生するチャック発生自体と、 町紀夜 登録のホートに対応するアドレス焼子に印加され たアドレスを告々格納する攻政部のアドレスラッ テと、前紀改数館のポートに対応する書込データ

第子式印加された事品データを各点格納する複数 例の事込ゲータラッナと、前記数数個のポートに 別応するメモリアチセス要求第子に口加されたメ モリアタセス要求を参り格納する複数値の制制信 ラフャナと、点記収数価のポートに対応する数記 アドレスフェナ、省込ゲーメフェナ。劉舜信号ラ ⇒ テの出力を前記内間グロック個化、解次切換え て出力する切み国路と、森紀教教側のボートに対 応するグロック信号により各々感動される 複数信 の数ツブータフェナと七条之、パイプラインメモ リの内部グロッグアイグルを単次各ポートに割当 てることにより、救犯政数のポートからランダム な アドレスに対してアクセスが可能な マルテ ポー ト機能を有するととも特徴とする単純体メモリ。

## 3. 海明口辞籍立汉明

[ 黄英上の利用分析 ]

本発明は単導体メモリに関し、特にメモリ内に 多数のレジスタ、もしくは、フェナモ駆けたパイ プラインメモリを用いたマルナ丁タセス機能を有 する単導体メモリに関する。

## (在宋の技術)

メモリテ・ブにパイプラインレジスタ(もしく
は、ラ・テ)を設け、テ・プ内にかいて必須中の
リタエストとは別に相前後して発せられたリタエ
ストのアドレス/智込データ/提出データ等を保
押する単端体メモリが開発され、レジスタ付メモ
リ双はパイプラインメモリと呼ばれている。とれ
により、メモリへの外部からのは出データのナッ
ア外への供給を、メモリ書体の下ドレス、神子・
ア外への供給を、メモリ書体のお公人提出加作と
カエに行うととが可能となり、システムとしての
メモリのアイタルタイムを強くするととができ、
メモリシステムのスループ・トを向上はせること
が出来る。

更に、アドレスデコーダの人力及からセンスアンプの出力数に至る間にもパイプラインラッチを 設け、メモリ事体の考込/観出動作をいくつかのステージに分割することにより、サイタルタイム 事件を選くするとともに、分割された告ステージ

## 【助風点を解決するための手数】

本発明化よる単導体メモリは、プドレスデョー グ . ブドレスドライバ . スタティックメモリセル アレイ 。センスアンプ . 冬込/武出前側回答を持 つ半導体メモリドンいて、前紀アドレスデコーダ の人力収から常記センスアンプの出力収化薬る間 **ドー敦以上のパイプラインラッチを信える事によ** り、何時にな数値のメモリアメセス要求を処理す ることが可能なパイプラインメモリと、複数集の ポートに対応して外幕から印加されるクロックは 今を人力し、そのグロックの2倍の別表数の終記 パイプラインスマリ重数用の円置メニッタを発生 ナるチャック発生自然と、非記弦数値のポート化 対応するプドレス第子に印加されたプドレスを告 々権的する複数値のアドレステッテと、前記複数 他のポートに対応する参及データ第子に印加せれ **元帯込ゲーチを告々始的する収数価の等込ゲーチ** フッテと、自己在数据のボートに対応するメモリ アクセス要求路子に印加されたメモリアタセス要 水を各々権的する複数値の制命信号ファナと、例

化かいては独立したリチェスト化対する最終を行っ う事ができるので、メモリのスループットを同上 させることが出来る。

また、複数マルチボートメモリと呼ばれるメモリが陥穽化されている。とれば、外路から与えられるアドレスに対して普込み及び抗出しを行う第一及び武二のボートを押つメモリで、開戦にとれらの二つのボートからメモリをアクセスすることが出来る。

## (発明が解決しよりとする耐艇点)

上述した従来のマルナアクセスメモリは、同時に2個のボートから独立にアクセス可能なデュアルボートメモリにより表成しているために、アトレスデコーダ、センスアンプ観覧等が2セット必要になり、かつ、メモリセル自体も復復になるため、ナップアイズが大きくなり、無格が過度のメモリに比べて大幅に高くなるという久点があった。
 本発明の目的は、パイプラインメモリを用いるととにより、比較的低価格をマルナアタセス接続
を持つ中域体メモリを提供することにある。

記様数像のボートに対応する病記アドレスティナ、 等込 データラッナ、別値信号ラッチの出力を病記 内部タロッタ 毎に、 歴次切換えて出力する切換回 熱と、病記 次数像のボートに対応するタェッタ信 号により合々 監論される 改数像の数出データラッ アとを備え、 パイアラインメモリの内部タロッタ アイタルを取びをボートに割曲でることにより、 用記 双数のボートからランダムなアドレスに対し てアタセスが可能なマルテボート 後記 之有するこ 七年報とする。

## (共進門)

以下、財団を参照して本発明の実施例だついて 放明する。

本実施内にかいては、ポートとしては第一及び 第二の二体のポートがあるものとする。

扱一型化本発明の一項お例にかけるマルテポートメモリ機能を有する単等体メモリのブミックは を示す。本実施例にかいては、パイプラインメモ リは行アドレスデコーダ5、列アドレスデコーダ もとフモリセルブレイ9の間に一致のパイプライ ンク・ナ、四ち、行アドレスク・ナ1、列アドレスク・ナ6が設けられる。とれば対応して、考込アータを中間でクッナーるための考込アータ中間ク・ナ16、考込/数出の新報信号を中間でクッナーもための制御信号中間フ・ナ18が設けられる。とれらにより本来場例にかいては、メモリ報分はアコードステージと考込/センスステージのよ数に分割されることになる。

製一のボートに対応して第一のアドレスラッチ
1、第一の市込データラッテ13、製一の制御信
サラッテ14、第一の税出データラッテ11が改
けられ、第二のボートに対応して第二のアドレス
ラッテ2、集二の市込データラッテ21、第二の
別側信号ラッテ13、第二の沢出データラッテ12
が設けられ、第一及び第二のアドレスラッテ1及
び2の出力の上位的分及び下位契分は、各々、行
アドレスの映回第3及び列アドレスの映回路4の出力は
スの映回第3及び列アドレスの映回路4の出力は、
キャ、行アドレスデコーダ5及び列アドレスデコ

れている。制物は今中間ク・ナ1 8 の出力が参込 /放出制金数路 1 9 に印加されている。

本実践的で使用するラッテな、すべてタェッタ の立上が9で信がセットされるトリオテンプルタ イプのレジスタで得収されている。

以一のアドレスラッテ1、第一の布込データラッテ13、第一の領域信号フッテ14、第一の設置データラッテ31のタロッタとして第一のタロック信号でもK1が印加される。同様に、第二のアドレスラッテ2、第二の布込データラッド21、第一の前時信号ラッテ15、第二の表出データラッテ12には、第二のタロック信号でもK2が印加される。

クロック発生間路は3は、これに印加される第一及び第二のグロック信号から各々のグロック信号から各々のグロック信号でした及びボート切換信号8日しを発生する。グロック信号でしたは、行アドレスラッテ5、列アドレスラッテ6、お公デーグ中間フッテ16、制団信号中間フッテ185でグロッグとして印加される。

ーダもに印加されている。行アドレスデコーダ 5 . 及び列アドレスデコーダ 6 の出力は、色々、行アドレスラッナ 7、列アドレスラッテ 8 代印加ばれている。行アドレスラッナ 7 及び列アドレスラッテ 8 の出力はメモリセルアレイ 9 に印加され、メターリセルアレイからのセンス信号はセンスアンブ 1 0 に印加される。センスアンブ 1 0 に印加される。センスアンブ 1 0 に印加される。センスアンブ 1 0 に印加される。センスアンブ 1 0 に印加されている。サータ境子RD1及びRD2に印加されている。

無一及び第二のボートからの登込データは、各本、第一及び第二の登込データラッテ13及び21 此的加され、その出力は容込データ切換関第22 の第一及び第二の入力に的加され、切換制第22 の出力は存込データ中間ラッテ16に印加される。

第一及び第二のボートからの参込是求W B 1及びW B 2 は、各々、第一及び第二の前別信号 2 マナ14及び 15 に印加され、七の出力は前側信号 切換回路 17 に印加されてかり、前時信号切換距 第17 の出力は前側信号中間 2 マナ18 に印加を

ポート切換信号SBLは、行アドレス切換回路3、 外アドレス切換回路4、 製造データ切換回路22、 別部信号切換回路17 に印加られ、第一のクロ・ タ信号CLK1の立上がりて開始するデイタルに シいては、第一の人力を、また、第二のタロ・タ 信号CLK2の立上がりて開始するデイタルにシ いては第二の人力を出力する。

各込み/数出制製皿器19は、メモリセルアレイ9への存込データ、また、メモリセルアレイ9からの数出データの放出の制御を行う。

パイプライン別側原路 2 0 は追択は号さ B L と して、アイタル C l で ' 0 ' 。 また、アイタル C 2 で ' 1 ' K たるポート切換は号を生成する。

次化、本実施例の知作を説明する。

本食物的にかいては、第二娘に示すように、第一点び第二のクロック用子には半角材在権の異なるクロックにもK1、CしK2が各点的知られるものとしている。第一のボートに対するアドレス、お込まで、事込データは、誰でこの第一のクロックによりテンブルできるように開別されて印加る

れているものとしている。第二ポートス対するア ドレス、アドレス設定分京、放出を求も同様とする。

本共用例にかいては、内部クロックCLKの立 上がりから立上がりまでで規定される内部アイタ ルは、第一及び第二のポートに対して交互に割り 当てられる。

到ち、ネーロチョックCLK1の立上がりから 始まるテイタルC1、第二のチョックCLK2の 立上がりから始まるテイタルC2とに分割され、 デコードステージに対してはテイタルC1は第一 のボートに、テイタルC2は第二のボートに割り 当てられる。これはボートの技え信号はELK1 り割割されることに立る。

被二回により、第一のポート及び第二のポートからのアクセス要求に対する数件を説明する。

出一のポートに対しては111においてアドレスA11に対するデータD11の帯込み水が、し 12にかいてアドレスA12に対する製出気水等、 単2因に示すようなアタセス表末があるものとす

ドレスA 2 1 K L る デコードアイタルが開始される。

削機に、112にかいては、アドレス&12によるデコードステージが開始されると共に、アドレス&21による被出しノセンスステージが開始される。122にかいてはアドレス&22によるデコードステージ。&12による試出ノセンスステージが開始されると共に、第のアイタルで使出されたデータD21が第二の発出データラッチ12にセットされる。

内様に、t 1 3 のタイミンタにかいて、A 1 2 によるテコードアイタル及びA 2 2 による転出/ センスステージが開始されると共に、データ D12 が供一の軟出データフェテ1 1 にセットをれる。

以上の本発明の表施例に示すように、本発明に とれば、メモリ事体がデ。アルアタセス機能を持 つメモリを用いることなく、第一及び出二のボー トからフンダムなアドレスに対する者込/説出の アタセスを行う挙が可能なマルテボートメモリを 当収することが出来る。

る。同様に、第二のポートに対しては t 2 1 。t \_ 2 2 、t 2 4 等で抗出要求があるものとする。

は11Kかける、ボート1K対する容込長末は 第一のタロッタCLK1K19 アンブルされてア ドレス、容込景点、容込データが、合々、アドレ スタッナ1、容込データラッナ13。制機信号フ ッナ14K格納されると共K、とれらの出力は、 合々、行アドレス切換回路3、列アドレス切換回路4、容込データ切換回路22。制修信号切換回 路17を介して、行アドレスデコーダ5。列アド レスデコーダ6、容込データ中間フッナ16、調 個信号中間フッナ18K印知される。

121のメイミングにかいては、デコードをれた出力が、各々、行アドレスラッチを、列アドレスラッチを、列アドレスラッチを、列アドレスラッチをになったされると共に、参込デーメ中間ラッチ1を、対策信号中間ラッチ1をにもセットをれ、メモリセルアレイタにかけるA11アドレスに対する参込的作が開始される。これと共に第2のアドレスラッチの出力が、行アドレス切換回路3及び列アドレス切換回路4で通れされ、ア

たか、本発明の実施例だかいては、第一及び第二
ロボートのチョッタ信号として、第一及び第二
の互いの中間間位置のすれた二本のチョッタ信号
を印加しているが、これらを一本のチョッタ信号
とし、立上がり及び立下がりを名ボートのチイイ
ング信号として使用するととも可能の過程とした。
本発明の実施のでは、本発明の過程といるとは関盟
語の具体的な関係等には使われていた。
を知明の場合の表現の対抗で実現にあった。
を対しているが、とれらをでらに増やすことも可能である。
これらをでものに増やするととは明らかであるう。

### [共明の知果]

との様化、本発明ではパイプライン化化より高速化されたアイタルタインを複数のポートに融次制能であるとにより、メモリセル自体をマルナポート構成化するととなしにマルテポートメモリを表現することが可能となる。

更に、外部から与えるクロック、アドレス、智


を込みデータ、外部に出力される統出データは、 内部グロックの二分の一の定数数に出来るので角 辺の心動回路として特別なものを用金する必要が ないという表所も有する。

## 、西田の世界な政界


第1・国は本発明の一貫的例にかけるマルテボートメモリ機能を有する単級体メモリのプロマタ間 例 2 国は無 1 国の動作を示すをイミングティート

18……前知信号中間フェナ、19……等込ノ数。 出資報目的、20……パイプライン制御国施、 21……第二の考込データフェナ、22……考込 データ切換目的、23……タロック発生国語。

代組人 弁章士 内 旅 至



-615-



第2团

## Specification

Name of the invention: semiconductor memory 1.

#### 2. Scope of patent claims

A semiconductor memory having an address decoder, an address driver, a static memory cell array, a sense amplifier, and a write-in/read-out control circuit, comprising a pipeline memory making simultaneous processing of a plurality of memory access requests possible by providing one or more pipeline latches hetween an input step of the aforementioned address decoder and an output step of the aforementioned sense amplifier, a clock generating circuit for inputting clock signals applied externally in correspondence to a plurality of ports and generating internal clocks of twice the frequency of said clocks used to drive the uforementioned pipe line memory, a plurality of address latches to store, respectively, the addresses applied to the address terminals corresponding to the aforementioned plurality of ports, a plurality of write-in data latches to store, respectively, the written data applied to the write-in data terminals corresponding to the aforementioned plurality of ports, a plurality of control signal latches, to store, respectively, the memory access requests applied to the memory access request terminals corresponding to the aforementioned plurality of ports, a switching circuit to switch, sequentially, and output, per aforementioned internal clock, the outputs of the aforementioned address latches, write-in data latches, and control signal latches corresponding to the aforementioned plurality of ports, and a plurality of read-out data latches driven, respectively, by the clock signals corresponding to the aforementioned plurality of ports, and having a multi-port function enabling access from the aforementioned plurality of ports to random addresses by assigning, sequentially, the internal clock cycles of the pipeline memory to respective ports.

#### Detailed description of the invention 3.

## <Industrial field of use>

This invention relates to semiconductor memories, and, specifically, to a semiconductor memory having a multi-access function using a pipeline memory provided with multiple registers or latches in the memory.

## <Conventional technology>

A semiconductor memory, referred to as a memory with registers or a pipeline memory, provided with pipeline registers (or latches) in the memory chip has been developed wherein the address/write-in data/read-out data, etc. of the request made separately before or after the request being processed in the chip is maintained. With this, it has become possible to supply the address to the memory externally, supply the write-in data thereto, or to supply the read-out data in the memory portion to outside of the chip, independently from the writein/read-out operation of the memory itself, as well as to reduce the cycle time of the memory as a system, and to improve the throughput of the memory system.

Moreover, since it is possible to speed up the cycle time itself by providing the pipeline latches between the input stage of the address decoder and the output step of the sense amplifier and dividing the write-in/read-out operation of the memory itself into several stages, and to process independent requests at each divided stage, it is possible to improve the throughput of the memory.

Also, conventionally, the memory referred to as the multi-port memory has been commercialized. This is a memory having the first and second ports which conduct writing-into and reading-out from the address provided externally, and at the same time it is possible to access the memory from these two ports.

<!ssues attempted for resolution by the invention> :

The conventional multi-access memory described above comprises the dual port memory which is simultaneously accessible, independent from the two ports, and because of that, two sets of address decoders and sense amplifier circuits are required, and the memory cell itself becomes complex: therefore, it had shortcomings that the chip size became larger, and the price was considerably higher compared with the regular memories.

The objective of this invention is to provide a relatively low priced semiconductor memory having a multi-access function.

Means to resolve the problematic points>

The semiconductor memory under this invention is a semiconductor memory having an address decoder, an address driver, a static memory cell array, a sense amplifier, and a write-in/read-out control circuit, comprising a pipeline memory making simultaneous processing of a plurality of memory access requests possible by providing one or more pipeline latches between an input step of the aforementioned address decoder and an output step of the aforementioned sense amplifier, a clock generating circuit for inputting clock signals applied externally in correspondence to a plurality of ports and generating internal clocks of twice the frequency of said clocks used to drive the asorementioned pipeline memory, a plurality of address latches to store, respectively, the addresses applied to the address terminals corresponding to the aforementioned plurality of ports, a plurality of write-in data latches to store, respectively, the written data applied to the write-in data terminals corresponding to the aforementioned plurality of ports, a plurality of control signal latches, to store, respectively, the memory access requests applied to the memory access request terminals corresponding to the aforementioned plurality of ports, a switching circuit to switch, sequentially, and output, per aforementioned internal clock, the outputs of the aforementioned address latches, write-in data latches, and control signal latches corresponding to the aforementioned plurality of ports, and a plurality of read-out data latches driven, respectively, by the clock signals

corresponding to the aforementioned plurality of ports, and having a multi-port function enabling access from the aforementioned plurality of ports to random addresses by assigning, sequentially, the internal clock cycles of the pipeline memory to respective ports.

## <f:mbodiment>

The embodiments of this invention are described below in reference to the drawings. In the embodiments, it is assumed that for ports, there are two ports, i.e. the first port and the second port.

Fig. 1 shows a block diagram of the semiconductor memory having the multi-port memory function in an embodiment of this invention. In this embodiment, as far as the pipeline memories are concerned, one step of pipelines, namely, row address latch 7 and column address latch 8, are provided between the row address decoder 5 [and the memory cell array 9], and the column address decoder 6 and the memory cell array 9. In correspondence thereto, the write-in data interim latch 16 for latching the write-in data in the interim and the control signal interim latch 18 for latching the write-in/read-out control signal in the interim are provided. With these, the memory portion is divided into the 2 steps of the decode stage and write-in/sense stage in this embodiment.

In correspondence to the first port, the first address latch 1, the first writein data latch 13, the first control signal latch 14, and the first read-out data latch 11 are provided. In correspondence to the second port, the second address latch 2, the second write-in data latch 21, the second control signal latch 15, and the second read-out data latch 12 are provided, and the upper portion and the lower portion of the outputs of the first and second address latches 1 and 2 are applied, respectively, to the first and second inputs of the row address switching circuit 3 and the column address switching circuit 4. The outputs of the row address switching circuit 3 and the column address switching circuit 4 are applied, respectively, to the row address decoder 5 and the column address decoder 6. The outputs of the row address decoder 5 and the column address decoder 6 are applied, respectively, to the row address latch 7 and the column address latch 8. The outputs of row address latch 7 and the column address latch 8 are applied to the memory cell array 9, and the sense signal from the memory cell array 9 is applied to the sense amplifier 10. The output of the sense amplifier 10 is applied to the first and second read-out data latches 11 and 12, and the outputs thereof are applied, respectively, to the first and second read-out data terminals RD1 and RD2.

The write-in data from the first and second ports are applied, respectively, to the first and second write-in data latches 13 and 21, the outputs thereof are applied to the first and second inputs of the write-in data switching circuit 22, and the output of the switching circuit 22 is applied to the write-in data interim latch 16.

The write-in requests WE1 and WE2 from the first and second ports are applied, respectively, to the first and second control signal latches 14 and 15, the outputs thereof are applied to the control signal switching circuit 17, and the output of the control signal switching circuit 17 is applied to the control signal interim latch 18. The output of the control signal interim latch 18 is applied to the write-in/read-out control circuit 19.

All of the latches used in this embodiment comprise trigger sample typo registers wherein the value is set with the rising of the clocks.

For the clock for the first address latch 1, the first write-in data latch 13, the first control signal latch 14 and the first read-out data latch 11, the first clock signal CLK1 is applied. Similarly, the second clock signal CLK2 is applied to the second address latch 2, the second write-in data latch 21, the first [as is in the original: "second"?] control signal latch 15, and the second read-out data latch 12.

The clock generating circuit 23 generates, from the first and second clock signals applied thereto, the internal clock signal CLK and the port switching signal SEL having the rise, with rising of respective clock. The clock signal CLK is applied, as the clock, to the row address latch 5, column address latch 6 [as in the original; "7" and "8" (for 5 and 6)?], the write-in data interim latch 16, and the control signal interim latch 18. The port switching signal SEL is applied to the row address switching circuit 3, column address switching circuit 4, the write-in data switching circuit 22, and the control signal switching circuit 17, and outputs the first input in the cycle which starts with the rising of the first clock signal CLK1 and the second input in the cycle which starts with the rising of the second clock signal CLK2.

The write-in/read-out control circuit 19 controls detection of the write-in data to the to the memory cell array 9 and the read-out data from the memory cell array 9.

The pipeline control circuit 20 forms, as the selecting signal SEL, a port switching signal which becomes "0" in the cycle C1 and "1" in the cycle C2.

Next, the operation of this embodiment is described.

In this embodiment, it is assumed that the clocks CLK1 and CLK 2 having a different phase by one half cycle [from each other] are applied, respectively, to the first and second clock terminals, as shown in Fig. 2. It is assumed that the address write-in request, and the write-in data for the first port are all applied having been synchronized so that they may be sampled by this first clock. It is assumed that the same is the case with regard to the address, the address setting request, and the read-out request for the second port.

In this embodiment, the internal cycle specified from the rising of the internal clock CLK and the rising [as is in the original] is assigned alternately to the first and second ports.

In other words, it is divided into the cycle C1 which starts with rising of the first clock CLK1 and the cycle C2 which starts with rising of the second clock CLK2, and for the decode stage, the cycle C1 is assigned to the first port whereas the cycle C2 is assigned to the second port. This will be controlled by the port switching signal SEL.

The operation in response to the access requests from the first port and the second port is now described in reference to Fig. 2.

It is assumed that there are access requests as shown in Fig. 2, such as a write-in request of the data D11 to the address A11 at t11 has been made for the first port, and a read-out request for the address A12 at t12, etc. Similarly, it is assumed that there are read-out requests for the second port at t21, t22, t24, etc..

The write-in request for the port 1 at 111 is sampled by the first clock CLK1, and the address, the write-in request, and the write-in data are stored in the address latch 1, the write-in data latch 13, and the control signal latch 14 respectively, and at the same time the outputs of these are applied, respectively, to the row address decoder 5, the column address decoder 6, the write-in data interim latch 16, and the control signal interim latch 18 via address switching circuit 3, column address switching circuit 4, write-in data switching circuit 22, and control signal switching circuit 17.

At the timing of t21, the decoded outputs are set, respectively, in the row address latch 5 and the column address latch 6 as well as in the write-in data interim latch 16 and the control signal interim latch 18, and the write-in operation for A11 address in the memory cell array 9 starts. Concurrently with this, the output of the second address latch is selected in the row address switching circuit 3 and the column address switching circuit 4, and the decode cycle is started by the address A21.

Similarly, at t12, the decode stage starts by the address A12, and concurrently, the read-out/sense stage is started by the address A21. At t22, the decode stage by the address A22 and the read-out/sense stage by A12 are started and at the same time, the data D21 which has been read-out in the previous cycle is set in the second read-out data latch I2.

Similarly, at the timing of t13, the decode cycle by A12 and the readout/sense stage by A22 are started and concurrently; the data D12 is set in the first read-out data latch 11.

As shown in the embodiment of this invention described above, it is possible, under this invention, to realize a multi-port memory which makes the write-in/read-out access to any random address from the first and second ports possible, without using the memory having, in itself, a dual access function.

Also, in the embodiment of this invention, two clock signals of the first and second clock signals with an aberration of the phase by one half cycle from cach other are applied as the clock signals of the first and second ports, but it is possible to make them into one clock signal and use the rising and falling as the timing signal for respective ports. Also, in the embodiment of this invention, configuration of the memory itself and specific circuits, etc. of the control circuit are not mentioned, since they are not directly relevant to the intent of this invention, but, it is obvious that they may be realized with the conventionallyknown technology. Also, in this embodiment, the number of ports is made to be 2, but it is obvious that they may be further increased.

## <Effects of the invention>

As such, it is possible, under this invention, to realize a multi-port memory without making the memory cell itself a multi-port configuration, by sequentially assigning the cycle time with the speed, accelerated by a shift to the pipeline, to a plurality of porus.

Furthermore, the invention has another advantage that a special element as a driving circuit for the periphery is not required, since the clocks provided externally, addresses, write-in data, and the read-out data to be out put to the outside may be made to 1/2 of the frequency of the internal clock.


## Brief description of the drawings

Fig. 1 is a block diagram of the semiconductor memory having a multi port memory function in an embodiment of this invention, and Fig. 2 is a timing chart showing the operation of [what is shown in ] Fig. 1.


- ---- First and second address latches 1, 2
- --- Row address switching circuit 3
- Column address switching circuit 4
- --- Row address decoder 5
- ---- Column address decoder 6
- ---- Row address latch 7
- -- Column address latch R
- Memory cell array
- Sense amplifier 10
- First read-out data latch

Second read-out data latch 12 --- First write-in data latch 14, 15 — First and second control signal latches - Write-in data interim latch 16 — Control signal switching circuit --- Control signal interim latch 18 --- Write-in/read-out control circuit 19 --- Pipeline control circuit 20 - Second write-in data latch 21 --- Write-in data switching circuit 22 --- Clock generating circuit 23

Attorney: Shin Uchihara, patent attorney







第2回

# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
□ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
□ FADED TEXT OR DRAWING
□ BLURRED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
□ COLOR OR BLACK AND WHITE PHOTOGRAPHS
□ GRAY SCALE DOCUMENTS
□ LINES OR MARKS ON ORIGINAL DOCUMENT
□ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

# IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.